依照慣例，最先必須再解釋一下什么叫CP測(cè)試和FT測(cè)試。CP是（ChipProbe）的簡(jiǎn)稱(chēng)，指的是集成芯片在wafer的環(huán)節(jié)，就根據(jù)探針卡扎到集成芯片引腳上對(duì)集成芯片開(kāi)展特性及作用測(cè)試，有時(shí)這道工藝過(guò)程也稱(chēng)之為WS（WaferSort）;而FT是FinalTest的簡(jiǎn)稱(chēng)。

因?yàn)闇y(cè)試夾具上的差別，CP和FT的不同之處并不僅僅限于所在的工藝流程環(huán)節(jié)不一樣，二者在高效率和作用遮蓋上面擁有顯著的差別，這種信息內(nèi)容是每一個(gè)芯片從業(yè)者必須基礎(chǔ)掌握的。

    在絕大部分狀況下，尤其是在中國(guó)，大家現(xiàn)階段在CP測(cè)試上采用的探頭都還是懸壁針（也是有叫環(huán)氧樹(shù)脂針的，由于針是用環(huán)氧樹(shù)脂膠固定不動(dòng)的原因）。這類(lèi)種類(lèi)的針較為長(zhǎng)，并且是懸在空中的，信號(hào)完整性操縱上十分艱難，因此一般數(shù)據(jù)信息的最大傳輸速率僅有100~400Mbps，髙速數(shù)據(jù)信號(hào)的測(cè)試是基本上不太可能的;此外，探頭和pad的直接接觸在電氣設(shè)備特性上也是有局限性，非常容易造成走電和回路電阻，這針對(duì)高精密的數(shù)據(jù)信號(hào)精確測(cè)量也會(huì)產(chǎn)生極大的危害。因此，一般 CP測(cè)試只是用以基礎(chǔ)的聯(lián)接測(cè)試和低速檔的數(shù)字電路設(shè)計(jì)測(cè)試。